サンプリング周期とは？求め方と周波数・制御遅れ

デジタル制御でセンサからの信号を扱うとき、データをどのくらいの間隔で取得すれば制御は安定するのでしょうか。

この「読み取り間隔」を決めるパラメータがサンプリング周期です。
サンプリング周期の設定ひとつで、制御の応答速度や安定性が大きく変わります。

短すぎればCPUの処理負荷が増大し、長すぎれば制御遅れやエイリアシングが発生します。
まさにデジタル制御における「ちょうどよい設計」が求められるパラメータです。

特にPLCやマイコンを用いたデジタル制御では、サンプリング周期の設定ミスがハンチングや発振といった深刻なトラブルに直結するため、正しい理解が欠かせません。

本記事では、サンプリング周期の定義から求め方、周波数との関係、そして制御遅れへの影響と実務で使える設計指針までを体系的に解説します。

1. サンプリング周期とは
2. サンプリング周波数との関係
3. シャノンの標本化定理とナイキスト周波数
4. エイリアシングと折り返し誤差
5. サンプリング周期の求め方
6. 制御系におけるサンプリング周期の設計指針
7. サンプリング周期と制御遅れの関係
8. まとめ

1. サンプリング周期とは

サンプリング周期とは、アナログ信号をデジタルデータに変換する際に、信号の値を取得する時間間隔のことです。
記号では $T_s$ と表記し、単位は秒（s）やミリ秒（ms）を用います。

たとえばサンプリング周期が10 ms（0.01秒）であれば、1秒間に100回のデータ取得を行います。
このサンプリング回数が多いほど元のアナログ信号を忠実に再現でき、少ないほど信号の細かな変化が失われてしまいます。

デジタル制御システムでは、センサが検出したアナログ信号をA/D変換によって離散的な数値列に変換します。
連続的に変化する信号から一定の時間間隔でデータを抜き出すこの操作を、サンプリング（標本化）と呼びます。

連続信号と離散信号の違い

アナログ信号は時間に対して連続的に値が変化する連続信号です。
温度や圧力といった物理量は本来、どの時刻においても途切れなく値が定まっている連続的な量です。

一方、サンプリングによって得られるデータは、特定の時刻にのみ値をもつ離散信号となります。
連続信号から離散信号への変換を数式で表すと、次のようになります。

$x\lbrack n \rbrack = x(nT_s) \quad (n = 0, 1, 2, \ldots)$

ここで、nはサンプル番号を表す整数です。
サンプリング周期が小さいほど連続信号に近いデータが得られますが、その分データ量とCPUの処理負荷は増大します。

デジタルコントローラはこの離散信号を入力として受け取り、PID演算などの制御計算を実行します。
演算結果はD/A変換を通じてアナログ出力に戻され、制御対象（モータ・バルブなど）に指令が伝わります。
この一連のサイクルがサンプリング周期ごとに繰り返されるのがデジタル制御の基本動作です。

サンプリングの物理的な意味

サンプリングという操作は、連続的に流れる信号のスナップショットを一定間隔で撮影するイメージに例えることができます。
カメラで高速に動く被写体を撮影する場合、シャッタースピードが遅ければ被写体がブレて写ります。

同様に、サンプリング周期が長すぎると信号の急激な変化を捉えきれず、デジタルデータ上では信号が「なまった」状態に見えてしまいます。
この「なまり」は制御遅れの原因のひとつとなるため、制御対象の応答速度に見合ったサンプリング周期を選ぶことが非常に重要です。

逆にサンプリング周期が短すぎると、信号の変化量がA/D変換器の分解能（1 LSB）よりも小さくなり、実質的にはノイズばかりを拾うことになります。
このような状態ではPID制御の微分動作が過敏に反応し、かえって制御が不安定になるケースがあります。

サンプリング周期の単位と典型値

サンプリング周期の単位は、対象となるシステムの速度に応じて使い分けます。
産業用制御システムではミリ秒（ms）が一般的ですが、高速な電流制御ではマイクロ秒（μs）を用いることもあります。

制御対象	典型的なサンプリング周期	備考
温度制御	100〜1000 ms	熱時定数が秒〜分オーダーと長い
圧力・流量制御	10〜100 ms	流体系の応答速度に対応
位置・速度制御	0.5〜5 ms	サーボモータの制御に多い
電流制御	50〜200 μs	電気的時定数が非常に短い
音声・振動計測	10〜50 μs	可聴域（20 kHz）以上のサンプリングが必要

温度のようにゆっくり変化するプロセスでは数百ミリ秒で十分ですが、モーション制御のように高速な応答が求められる用途では1ミリ秒以下のサンプリングが不可欠です。
制御対象の応答速度を把握し、それに見合ったサンプリング周期を選ぶことが設計の第一歩となります。

デジタル制御のサンプリングサイクル

デジタル制御システムの動作は、サンプリング周期ごとに繰り返される4つのステップで構成されています。

第一は、センサからのアナログ信号をA/D変換器で読み取る「入力サンプリング」です。
第二は、取得したデジタルデータに対してPID演算などの制御計算を実行する「制御演算」です。
第三は、演算結果をD/A変換器でアナログ出力に戻す「出力更新」です。
第四は、次のサンプリング時刻まで出力を保持する「ホールド」です。

これら4つのステップが確実にサンプリング周期内に完了しなければ、制御演算が間に合わない「タスクオーバーラン」が発生します。
サンプリング周期の設計では、最低限この4ステップの処理時間を確保する必要があります。

アナログ制御との違い

サンプリングの概念をより深く理解するために、アナログ制御との違いを確認しましょう。

アナログ制御ではオペアンプなどの回路が連続的に動作しており、入力の変化に対して即座に出力が応答します。
サンプリングという概念がなく、制御演算は常時行われています。

一方、デジタル制御では「入力を読む→演算する→出力を更新する」という離散的な動作の繰り返しです。
サンプリング周期が十分に短ければアナログ制御と同等の性能を発揮できますが、長すぎると応答の劣化や安定性の低下が生じます。

デジタル制御の利点は、複雑な制御アルゴリズムの実装が容易であること、パラメータの変更がソフトウェア上で即座に行えること、そしてデータのロギングやネットワーク通信への対応が容易であることなどです。
これらの利点を活かしつつ、サンプリング周期を適切に設計することが、現代の制御エンジニアに求められるスキルです。

2. サンプリング周波数との関係

サンプリング周期と密接に関連する概念がサンプリング周波数です。
両者は逆数の関係にあり、どちらか一方がわかればもう一方を即座に求められます。

周期と周波数の相互変換

サンプリング周期とサンプリング周波数の関係式は次の通りです。

$f_s = \dfrac{1}{T_s}$

サンプリング周波数の単位はHz（ヘルツ）で、1秒あたりのサンプリング回数を表します。
PLCの仕様書ではサンプリング周期がミリ秒で記載されることが多い一方、計測器のカタログではサンプリング周波数がHzで記載されるのが一般的です。

変換例を示します。
サンプリング周期1 ms（0.001秒）のサンプリング周波数は、次のようになります。

$f_s = \dfrac{1}{0.001} = 1000\,\text{Hz} = 1\,\text{kHz}$

逆に、サンプリング周波数500 Hzからサンプリング周期を求める場合は次の通りです。

$T_s = \dfrac{1}{500} = 0.002\,\text{s} = 2\,\text{ms}$

この変換は単純な逆数計算ですが、「10 kHzでサンプリング」と「0.1 msの制御周期」が同じ条件であることを瞬時に読み替えられるようにしておくと、実務で非常に役立ちます。

角周波数との関連

制御工学ではボード線図などの周波数応答解析で角周波数（単位：rad/s）を用います。
サンプリング角周波数は次の式で求められます。

$\omega_s = 2\pi f_s = \dfrac{2\pi}{T_s}$

たとえばサンプリング周波数1000 Hzの角周波数は、約6283 rad/sです。
この角周波数はボード線図上でサンプリングの限界を示す指標であり、制御帯域がこの値の半分（後述するナイキスト角周波数）を超えないように設計する必要があります。

周波数の使い分けに関する実務上の注意

仕様書やマニュアルを読む際は、サンプリング周期とサンプリング周波数のどちらが記載されているかの確認が欠かせません。
「100 Hz」と「100 ms」は全く異なる値であり、両者を混同すると制御設計が根本的に破綻します。

100 Hzはサンプリング周期10 ms（毎秒100回のサンプリング）に対応します。
一方、100 msはサンプリング周波数10 Hz（毎秒10回のサンプリング）に対応し、桁が2桁も異なります。

特に海外製のコントローラやセンサでは、仕様の表記がメーカーによってまちまちであるため、必ず単位を確認してから設計パラメータに反映するようにしましょう。

代表的なサンプリング周波数の換算表

よく使われるサンプリング周波数とサンプリング周期の対応関係を表にまとめます。
制御系設計や計測器の選定時に参考にしてください。

サンプリング周波数	サンプリング周期	主な用途
1 Hz	1000 ms（1秒）	温度ロギング、環境モニタリング
10 Hz	100 ms	温度PID制御、低速プロセス制御
100 Hz	10 ms	圧力・流量制御、汎用PLC制御
1 kHz	1 ms	サーボモータ速度制御、振動計測
10 kHz	100 μs	高速位置決め制御、電流制御
44.1 kHz	約22.7 μs	CD音質のオーディオサンプリング

オーディオ分野でおなじみの44.1 kHzというサンプリング周波数は、人間の可聴域の上限である20 kHzの約2.2倍に設定されたものです。
これは標本化定理の条件（2倍以上）を満たしつつ、AAFの実装容易性を考慮した規格値です。

instant.engineer

3. シャノンの標本化定理とナイキスト周波数

サンプリング周期を決定するうえで最も基本的かつ重要な理論がシャノンの標本化定理（サンプリング定理）です。
1949年にクロード・シャノンが定式化したこの定理は、アナログ信号を情報の欠落なくデジタル化するために必要な最低サンプリング条件を規定しています。

標本化定理の内容と数式

標本化定理は次のように述べられます。

「帯域制限された連続信号に含まれる最高周波数成分を $f_{\max}$ とするとき、サンプリング周波数が次の条件を満たせば、離散信号から元のアナログ信号を完全に復元できる。」

$f_s \geq 2 f_{\max}$

これをサンプリング周期で表すと、次のようになります。

$T_s \leq \dfrac{1}{2 f_{\max}}$

たとえば計測対象の信号に含まれる最高周波数が50 Hzの場合、必要なサンプリング周波数は100 Hz以上です。
サンプリング周期に換算すると、10 ms以下が理論上の必要条件となります。

ただし注意が必要なのは、この「2倍ちょうど」はあくまで理論的な下限であるという点です。
実際には、2倍ちょうどのサンプリングでは信号の再現精度が極めて低く、波形がギザギザのステップ状になってしまいます。
信号の波形を滑らかに再現するには、最高周波数の5〜10倍程度のサンプリング周波数が実務上必要とされています。

ナイキスト周波数の意味

サンプリング周波数の半分をナイキスト周波数と呼びます。

$f_N = \dfrac{f_s}{2} = \dfrac{1}{2T_s}$

ナイキスト周波数は、そのサンプリング条件で正しく再現できる信号の周波数上限を示す指標です。
この周波数を超える成分が信号に含まれていると、後述するエイリアシング（折り返し誤差）が発生します。

たとえばサンプリング周波数1000 Hzの場合、ナイキスト周波数は500 Hzです。
この条件では500 Hz以下の信号成分は正しく再現できますが、500 Hzを超える成分はエイリアシングの原因となります。

標本化定理が前提とする条件

標本化定理が成り立つためには、いくつかの前提条件があります。
実務でサンプリング周期を設計する際は、これらの前提を正しく理解しておく必要があります。

第一に、信号が帯域制限されていなければなりません。
つまり、信号の周波数成分に有限の上限が存在する必要があります。
現実の物理信号にはノイズやスイッチングサージなど、非常に高い周波数成分が含まれる場合があるため、サンプリング前にフィルタで高周波成分を除去する処理が不可欠です。

第二に、元信号の完全な復元には理想的なローパスフィルタ（シンク関数による補間）が必要ですが、現実にはこのような理想フィルタは実現できません。
そのため、2倍よりも十分に大きいマージンを確保してサンプリングするのが実務の常識です。

なお、ナイキストとシャノンはそれぞれ独立にこの定理に到達したため、「ナイキスト・シャノンの標本化定理」あるいは「ナイキストの定理」と呼ばれることもあります。
名称は文献によって異なりますが、内容は同一です。

制御設計でのナイキスト角周波数

制御工学の周波数応答解析では、ナイキスト角周波数がよく用いられます。

$\omega_N = \pi f_s = \dfrac{\pi}{T_s}$

ボード線図上でこの角周波数よりも高い領域は、デジタル制御では正しく扱えない帯域です。
制御系の設計時には、一巡伝達関数のゲイン交差周波数がナイキスト角周波数の1/5〜1/10以下に収まっていることを確認します。
この条件を満たしていれば、デジタル制御でもアナログ制御に近い性能が得られます。

標本化定理の計算例

工場の振動監視システムを例に、標本化定理を適用してみましょう。

モータベアリングの異常検知のために振動センサを設置し、対象とする振動周波数帯域が0〜500 Hzである場合を考えます。
この場合、最高周波数は500 Hzです。

標本化定理から、最低サンプリング周波数は次のように求まります。

$f_s \geq 2 \times 500 = 1000\,\text{Hz}$

サンプリング周期の上限は次の通りです。

$T_s \leq \dfrac{1}{2 \times 500} = 0.001\,\text{s} = 1\,\text{ms}$

ただしこれは理論的な下限値です。
実際の振動監視では2.56倍（FFTアナライザの標準）〜10倍のサンプリング周波数が使われます。
余裕率を5倍とすると、サンプリング周波数は2500 Hz（サンプリング周期0.4 ms）が実用的な設定値となります。

4. エイリアシングと折り返し誤差

標本化定理の条件を満たさないサンプリングを行うと、エイリアシング（折り返し誤差）と呼ばれる深刻な現象が発生します。
エイリアシングはデジタル制御や計測で重大な問題を引き起こすため、メカニズムと対策を正しく理解しておくことが不可欠です。

エイリアシングの発生メカニズム

エイリアシングとは、ナイキスト周波数を超える信号成分がサンプリング後に低周波の偽の信号として現れる現象です。
英語のalias（偽名・別名）が語源であり、本来とは異なる周波数の信号に「化ける」ことを意味しています。

偽の周波数は次の式で計算できます。

$f_{\text{alias}} = |f_{\text{signal}} - f_s|$

具体例で考えてみましょう。
サンプリング周波数100 Hz（ナイキスト周波数50 Hz）の条件で、70 Hzの信号成分をサンプリングすると、次のような偽の周波数が発生します。

$f_{\text{alias}} = |70 - 100| = 30\,\text{Hz}$

つまり、70 Hzの信号が30 Hzの信号として誤って認識されてしまいます。
エイリアシングが発生してしまうと、デジタルデータ上では本来の70 Hz成分と偽の30 Hz成分を区別する方法がありません。
サンプリング後にどれだけ高度なデジタルフィルタを適用しても、エイリアシングで混入した偽の成分を除去することは原理的に不可能です。

制御システムへの影響

エイリアシングが制御システムに与える影響は深刻です。
実際の制御現場で起こりうるシナリオを説明します。

サーボモータの速度制御を例に考えます。
エンコーダからのフィードバック信号に高周波ノイズ（機械振動やインバータのスイッチングノイズなど）が含まれていると、そのノイズがエイリアシングによって低周波のゆっくりした変動に化けてしまいます。

コントローラはこの偽の低周波変動を実際の速度変化と誤認し、不要な修正動作を行います。
その結果、制御が不安定になったり、原因不明の低周波振動が発生したりします。

特に厄介なのは、偽の信号が非常にゆっくりとした周期変動として現れる場合です。
この場合、問題の原因がサンプリング周期にあることに気づきにくく、機械の劣化や外乱を疑ってしまうことがあります。

映画やテレビで車のホイールが逆回転しているように見える現象も、実はエイリアシングの一種です。
カメラのフレームレート（サンプリング周波数に相当）に対してホイールの回転速度が速すぎるため、実際の回転方向とは異なる「偽の回転」として撮影されてしまいます。

制御システムにおけるエイリアシングも原理は同じです。
サンプリング周波数に対して信号の変化が速すぎると、コントローラは信号の本当の動きを誤って認識してしまいます。
原因究明に多大な時間を費やした末に、実はサンプリング周期の設定ミスだったというケースは珍しくありません。

アンチエイリアシングフィルタの役割

エイリアシングを防止する最も確実な方法は、A/D変換の前段にアンチエイリアシングフィルタ（AAF）を挿入することです。
AAFはローパスフィルタの一種で、ナイキスト周波数以上の成分をサンプリングの前に除去します。

カットオフ周波数は、ナイキスト周波数以下に設定します。

$f_c \leq f_N = \dfrac{f_s}{2}$

現実のフィルタは理想的な急峻な遮断特性を持たないため、カットオフ周波数はナイキスト周波数より低めに設定するのが通例です。
実務ではサンプリング周波数の40%程度をカットオフ周波数とするのが一般的です。

制御用のAAFとしては、1次遅れ系のRCフィルタが広く用いられます。
フィルタの次数を上げれば遮断特性は急峻になりますが、フィルタ自体の位相遅れも増大するため、制御帯域とのバランスを考慮して設計する必要があります。

オーバーサンプリングによる対策

フィルタの挿入に加えて、サンプリング周波数自体を十分に高く設定するオーバーサンプリングもエイリアシング対策として有効です。
サンプリング周波数を信号の最高周波数の10倍以上に設定すれば、ナイキスト周波数が十分に高くなり、ノイズ成分がエイリアシングを引き起こすリスクが大幅に低減します。

ただし、サンプリング周波数を高くするとA/D変換器の高速化やCPUの演算能力向上が必要となり、コストに直結します。
そのため、多くの産業用システムではAAFの挿入とオーバーサンプリングの両方を組み合わせて対策を行うのが標準的な設計方針です。

5. サンプリング周期の求め方

ここでは、計測・信号処理の観点からサンプリング周期をStep形式で求める手順を説明します。
制御系に特化した設計指針は次のセクションで別途解説します。

Step 1：対象信号の最高周波数を特定する

最初に行うべきは、サンプリングする信号に含まれる最高周波数成分の把握です。
信号の周波数帯域は、対象となる物理現象から推定できます。

たとえばモータの振動解析で対象とする振動成分が200 Hz程度であれば、最高周波数は200 Hzです。
配管の流量信号の変動帯域が10 Hz程度であれば、最高周波数は10 Hzとなります。

帯域が不明な場合は、事前にFFT（高速フーリエ変換）でスペクトル解析を行い、信号の周波数成分を把握することが推奨されます。
また、機械系の固有振動数や電気系のスイッチング周波数など、設計上既知のパラメータから推定することも有効です。

Step 2：ナイキスト条件から最低サンプリング周波数を求める

標本化定理に基づき、理論上の最低サンプリング周波数を計算します。

$f_{s,\min} = 2 f_{\max}$

最高周波数が200 Hzの場合、理論上の下限は次の通りです。

$f_{s,\min} = 2 \times 200 = 400\,\text{Hz}$

しかし、これはあくまで「理論上ギリギリの最低値」です。
2倍ちょうどでは信号波形の再現精度が極めて低いため、実用にはまず適しません。

Step 3：余裕率を適用して実用値を決める

実務では、最高周波数に余裕率を掛けてサンプリング周波数を決定します。

$f_s = k \cdot f_{\max}$

余裕率の目安は用途によって異なります。

用途	余裕率 k	理由
FFTアナライザ標準	2.56	窓関数による帯域ロスを補償するため
一般的な計測	5〜10	波形を滑らかに再現できる
高精度の波形記録	10〜20	過渡現象の捕捉に対応するため

先ほどの例（最高周波数200 Hz）で余裕率5を適用してみましょう。

$f_s = 5 \times 200 = 1000\,\text{Hz}$

これをサンプリング周期に変換します。

$T_s = \dfrac{1}{1000} = 0.001\,\text{s} = 1\,\text{ms}$

したがって、この計測ではサンプリング周期を1 ms以下に設定する必要があります。

具体的な計算例：温度計測の場合

温度計測のようにゆっくりとした信号を扱うケースも確認しておきましょう。
熱電対で測定する炉内温度の変動周期が最短10秒程度（最高周波数0.1 Hz）の場合、余裕率10として計算します。

$f_s = 10 \times 0.1 = 1\,\text{Hz}$

$T_s = \dfrac{1}{1} = 1\,\text{s} = 1000\,\text{ms}$

温度制御では1秒（1000 ms）程度のサンプリング周期で十分であることがわかります。
ただしPID制御を適用する場合は、後述する制御系の設計指針に基づいてさらに短い周期が必要になることもあります。

サンプリング周期決定時の注意事項

サンプリング周期を決定する際に見落とされやすい注意点がいくつかあります。

第一に、ノイズの帯域も考慮しなければなりません。
対象信号の帯域が低くても、ノイズの帯域が広い場合はエイリアシングの原因になります。
AAF（アンチエイリアシングフィルタ）のカットオフ周波数とサンプリング周波数の両方を適切に設定する必要があります。

第二に、A/D変換器の変換時間（コンバージョンタイム）の確認も重要です。
サンプリング周期は変換時間よりも長くなければ物理的にサンプリングが成立しません。
高速サンプリングを行う場合は、逐次比較型ではなくパイプライン型やΔΣ型のA/D変換器を選定するといった検討も必要です。

第三に、複数チャンネルを同時にサンプリングする場合は、チャンネル間のスキュー（時間ずれ）も問題になります。
マルチプレクサ方式で順次変換するA/D変換器では、チャンネルごとにサンプリング時刻がわずかにずれます。
位相の同期精度が要求される用途（3相電流の同時計測など）では、同時サンプリング型のA/D変換器が必要です。

サンプリング周期の決定フロー

ここまでのStep 1〜3の手順を、実務で使いやすいフローとしてまとめます。

まず対象信号の最高周波数を特定し、ナイキスト条件から理論上の最低サンプリング周波数（最高周波数の2倍）を求めます。
次に用途に応じた余裕率（計測なら5〜10倍、制御なら後述する制御系指針に従う）を掛けて実用のサンプリング周波数を決定します。

決定したサンプリング周波数がA/D変換器の最大サンプリングレートを超えていないかを確認します。
超えている場合はA/D変換器の選定を見直すか、アンチエイリアシングフィルタのカットオフ周波数を下げてサンプリング周波数を抑える検討が必要です。

最後にAAFのカットオフ周波数をサンプリング周波数の40%程度に設定し、対象信号の帯域がカットオフ周波数以下に収まっていることを確認すれば設計完了です。
この手順を踏むことで、エイリアシングのリスクを排除しつつ適切なサンプリング周期を体系的に決定できます。

よくある失敗例と対策

サンプリング周期の決定において、現場でよく見られる失敗パターンを紹介します。

最も多い失敗は、「とりあえず速ければ良い」とサンプリング周期を必要以上に短く設定してしまうケースです。
サンプリング周期を短くするとCPU負荷が増大し、PLCのスキャンタイムが延びて他のタスク（通信・表示更新など）に支障が出ることがあります。
温度制御に1 msのサンプリング周期を設定しても、制御性能は100 msの場合とほとんど変わりませんが、CPU負荷は100倍になります。

もう一つの典型的な失敗は、AAF（アンチエイリアシングフィルタ）を省略してしまうケースです。
サンプリング周波数を十分に高くしたから大丈夫と考えがちですが、インバータのスイッチングノイズなど非常に高い周波数成分が存在する環境では、AAFなしではエイリアシングが発生する場合があります。
AAFのコストは低いため、原則として常に挿入するのが安全な設計方針です。

6. 制御系におけるサンプリング周期の設計指針

制御系でのサンプリング周期は、計測分野とは異なる観点で設計する必要があります。
計測では信号の正確な再現が目的ですが、制御ではアナログ制御と同等の制御性能を維持することが主目的となります。

微分時間に基づく経験則

PID制御のパラメータを基準にサンプリング周期を決める経験則が、実務で最も広く使われています。
特に重要な指標は微分時間です。

$T_s \leq \dfrac{T_D}{20}$

微分動作は信号の変化率（微分値）を検出するため、サンプリング間隔が粗いと微分値の精度が著しく低下します。
そのため、微分時間に対して十分に細かいサンプリングが要求されるのです。

たとえば微分時間が0.2秒の場合、推奨サンプリング周期は次の通りです。

$T_s \leq \dfrac{0.2}{20} = 0.01\,\text{s} = 10\,\text{ms}$

同様に、積分時間に基づく目安もあります。

$T_s \leq \dfrac{T_I}{50}$

積分動作は微分動作ほどサンプリング周期に敏感ではありませんが、長すぎると積分演算の精度が低下し、定常偏差の収束速度が鈍くなります。
微分時間と積分時間の両方から求めたサンプリング周期のうち、短い方を採用するのが安全です。

応答時間に基づく設計指針

フィードバック制御ループの閉ループ立ち上がり時間を基準とした設計指針もあります。

$T_s \leq \dfrac{t_r}{10}$

立ち上がり時間が0.1秒のシステムでは、サンプリング周期は10 ms以下が目安です。
この指針は、閉ループの過渡応答を十分な時間分解能で追従するための条件です。

PIDパラメータがまだ決まっていない設計初期段階では、制御対象のステップ応答を計測して立ち上がり時間を見積もり、この指針からサンプリング周期の初期値を設定する方法が実用的です。

制御対象のむだ時間との関係

制御対象にむだ時間がある場合は、サンプリングで追加されるむだ時間が制御対象のむだ時間に対して十分小さいことを確認します。

$T_s \leq 0.2 L$

この条件は、デジタル化による遅れの増分が元のむだ時間の10%以下に収まることを保証するものです。
たとえばむだ時間が0.5秒のプロセス制御では、サンプリング周期100 ms以下が目安です。

この条件と微分時間に基づく条件の両方を計算し、より厳しい方（短い方）を採用するのが安全な設計方針です。

PLCの制御周期設定の実務

産業用PLCでは、PID機能の「制御周期」パラメータがサンプリング周期に相当します。
PLCのタスク設計では、次の3点に注意して設定します。

まず、PLC本体のスキャンタイム（最速タスク周期）が制御周期の下限を決めます。
スキャンタイムが5 msのPLCでは、制御周期を5 ms未満に設定できません。

次に、複数の制御ループが同時に動作する場合は、全ループの演算が1制御周期内に完了するかの確認が必要です。
制御周期を短くするとCPU利用率が上がり、通信処理やHMI画面更新に支障が出ることがあります。

そして、制御周期のジッタ（ばらつき）を最小限に抑えることが重要です。
制御周期にばらつきがあると、PIDの微分・積分演算に誤差が蓄積し、制御品質が低下します。
PLCのリアルタイムタスク機能や周期タスク機能を使い、ジッタを最小化するのが推奨されます。

複数の制御ループが共存する場合の優先順位

実際の産業用制御システムでは、1台のPLCで複数の制御ループを同時に動作させるケースが一般的です。
この場合、各制御ループのサンプリング周期をどのように設定するかが設計上の課題となります。

基本的な方針は、制御対象の応答速度が速いループほど短いサンプリング周期を割り当てることです。
たとえば、電流制御ループには100 μs、速度制御ループには1 ms、位置制御ループには5 msといったように、制御階層に応じて段階的にサンプリング周期を設定します。

この多段構成はカスケード制御の典型的な実装パターンであり、内側のループ（電流→速度→位置の順で内側）ほど短いサンプリング周期を必要とします。
外側のループのサンプリング周期は、内側のループのサンプリング周期の5〜10倍以上に設定するのが一般的な設計指針です。

この比率を確保することで、内側のループが十分に収束してから外側のループが出力を更新するため、制御系全体の安定性が保たれます。

代表的な制御対象と推奨制御周期の関係を以下にまとめます。

制御対象	推奨制御周期	設定の根拠
温度制御（炉・金型）	100〜500 ms	熱時定数が秒〜分オーダーで十分に長い
流量・圧力制御	10〜100 ms	流体の応答が数十ms〜数秒
位置・速度制御（サーボ）	0.5〜5 ms	機械的応答が高速
電流制御（インバータ）	50〜200 μs	電気的時定数が非常に短い

instant.engineer

7. サンプリング周期と制御遅れの関係

デジタル制御においてサンプリング周期が制御性能に与える最大の影響は、制御遅れの発生です。
アナログ制御には存在しないこの固有の遅れが、デジタル制御の設計における最大の注意点と言えます。

デジタル制御の遅れの3要素

デジタル制御ループにおける遅れは、主に3つの要素から構成されます。

第一に、サンプリング遅れです。
アナログ信号の変化がサンプリングのタイミングと一致しないため、最大で1サンプリング周期分の検出遅れが発生します。
統計的には、サンプリング遅れの平均値はサンプリング周期の半分に相当します。

第二に、演算遅れです。
A/D変換と制御演算（PID演算など）に要する時間であり、高性能なPLCでは数十マイクロ秒程度です。
ただし複雑なアルゴリズムや多軸同時制御を行う場合はミリ秒オーダーになることもあります。

第三に、ホールド遅れです。
制御出力はD/A変換後に次のサンプリング時刻まで一定値で保持されるため、ここでもさらに半周期分の遅れが生じます。

これらを合計した概算値は次の通りです。

$\tau_{\text{total}} \approx T_s + t_{\text{calc}}$

演算時間がサンプリング周期に比べて十分短い場合は、遅れの合計は概ね1サンプリング周期程度と見積もれます。
この値は制御対象本来のむだ時間に上乗せされるため、デジタル化することで制御系全体のむだ時間が必ず増大する点に留意してください。

ゼロ次ホールドによる遅れの近似式

D/A変換出力を次のサンプリングまで一定値で保持する動作をゼロ次ホールド（ZOH: Zero-Order Hold）と呼びます。
ゼロ次ホールドによる等価むだ時間は次のように近似されます。

$\tau_{\text{ZOH}} \approx \dfrac{T_s}{2}$

サンプリング周期が10 msの場合、ゼロ次ホールドによる遅れは約5 msです。
もともとむだ時間の大きいプロセス制御（温度制御など）では、この5 msの追加遅れは相対的に無視できる水準です。
しかし、もともとのむだ時間が極めて小さい高速なモーション制御では、この遅れが制御性能を大きく劣化させる要因になります。

具体的な数値で比較してみましょう。
温度制御で制御対象のむだ時間が10秒の場合、サンプリング周期100 ms（ゼロ次ホールドの遅れ50 ms）は全体のむだ時間の0.5%にすぎず、制御への影響は無視できます。

一方、サーボモータの電流制御でむだ時間が50 μsの場合、サンプリング周期100 μs（ゼロ次ホールドの遅れ50 μs）は元のむだ時間と同等です。
この場合、サンプリング由来の遅れが制御帯域を半分程度に制限してしまうため、サンプリング周期のさらなる短縮が必要になります。

位相遅れとしてのボード線図上の影響

ゼロ次ホールドの遅れをボード線図上の位相遅れで表現すると、次のようになります。

$\phi = -\dfrac{\omega T_s}{2} \quad \lbrack\text{rad}\rbrack$

周波数が高いほど位相遅れが大きくなるため、高周波域でのゲイン余裕・位相余裕が減少します。
具体例として、サンプリング周期10 msで周波数10 Hz（角周波数約62.8 rad/s）における位相遅れを計算してみましょう。

$\phi = -\dfrac{62.8 \times 0.01}{2} \approx -0.314\,\text{rad} \approx -18°$

位相余裕が30°〜60°の典型的な制御系において、18°もの位相遅れが追加されるのは非常に大きな影響です。
この位相遅れにより制御系の安定余裕が削られ、場合によっては発振（ハンチング）に至る可能性もあります。

サンプリング周期と安定性の関係

サンプリング周期が長くなるにつれて、制御系の安定性は段階的に低下していきます。
以下のような影響が順に現れます。

応答の鈍化：外乱や目標値変更に対する応答が遅くなり、整定時間が延長します
オーバーシュートの増大：制御出力の更新が追いつかず、目標値の超過量が増加します
振動的な応答：位相余裕の低下により、応答波形が振動的になります
発振（不安定化）：位相余裕がゼロを下回ると、制御ループが発振して制御不能になります

安定を維持するためには、ゲイン交差周波数に対して次の関係を満たすことが実務的な目安です。

$T_s \ll \dfrac{2\pi}{\omega_{gc}}$

具体的にはゲイン交差周波数の10倍以上のサンプリング周波数を確保するのが望ましいとされています。

サンプリング周期の安定限界

あるデジタル制御系が安定を保てるサンプリング周期の限界値は、制御対象の伝達関数とコントローラのゲインから算出できます。
簡易的には、むだ時間を含む一巡伝達関数の位相が−180°に達する周波数（位相交差周波数）から逆算する方法が使われます。

位相交差周波数における元の位相余裕をφ_mとすると、サンプリングで許容できる追加の位相遅れの上限は次の通りです。

$\dfrac{\omega_{pc} \cdot T_{s,\max}}{2} < \phi_m$

たとえば位相交差周波数が200 rad/s、元の位相余裕が45°（0.785 rad）の制御系では、次のようになります。

$T_{s,\max} < \dfrac{2 imes 0.785}{200} = 0.00785\, ext{s} pprox 7.9\, ext{ms}$

この値を超えるサンプリング周期を設定すると、制御ループは不安定になります。
実務では安全係数として2〜3倍の余裕を見て、安定限界の1/2〜1/3のサンプリング周期を設計値とするのが一般的です。
この例では約2.6〜4.0 ms程度が適切な設計値となります。

デジタル制御のむだ時間を補償する方法

サンプリング周期に起因するむだ時間が制御性能に大きく影響する場合は、むだ時間補償制御を適用することで制御性能を改善できます。

代表的な手法としてスミス補償器（Smith Predictor）があります。
スミス補償器は、制御対象のモデルとむだ時間モデルを用いて、むだ時間がない場合の制御応答をフィードバックループ内で予測する手法です。
これにより、見かけ上むだ時間がない制御系と同等の応答性を得ることが可能です。

ただし、スミス補償器は制御対象のモデルが正確でなければ効果が薄れるという制約があります。
そのため、まずはサンプリング周期を適切に短くして物理的にむだ時間を小さくし、それでも不十分な場合にむだ時間補償制御の適用を検討する、という順序で設計を進めるのが実務的なアプローチです。

短すぎるサンプリング周期のデメリット

サンプリング周期は短ければ短いほど制御性能が向上する、というわけではありません。
過度に短いサンプリング周期には、以下のようなデメリットがあります。

第一に、CPU処理負荷の増大です。
サンプリング周期を半分にすると演算回数は2倍になります。
演算負荷がCPU能力を超えると、タスクオーバーラン（処理が所定の周期内に間に合わない状態）が発生し、制御がかえって不安定になります。

第二に、量子化ノイズの影響の増大です。
A/D変換器の分解能は固定であるため、サンプリング間隔を短くしても信号変化量が1 LSB未満になると、離散化ノイズが支配的になります。
これにより微分値の計算精度が低下し、PID制御の微分動作がノイズに過敏に反応する問題が生じます。

第三に、通信帯域やメモリの圧迫です。
サンプリング周期が短いほどデータ量が増え、PLCとHMI間やフィールドバスの通信帯域を圧迫するだけでなく、データロギングのメモリ消費も増大します。

これらを総合的に勘案し、制御性能の向上が見込める範囲で最も長い（つまりCPU負荷が最も小さい）サンプリング周期を選ぶのが、合理的な設計方針です。

総合設計例：モータ速度制御のサンプリング周期

ここまでの設計指針を総合して、実際のモータ速度制御を想定したサンプリング周期の設計例を示します。

設計条件：

制御対象：ACサーボモータの速度制御ループ
速度制御帯域：100 Hz（ゲイン交差周波数）
PIDパラメータ：微分時間 $T_D = 0.005\, ext{s}$ 、積分時間 $T_I = 0.05\, ext{s}$
制御対象のむだ時間： $L = 0.002\, ext{s}$
立ち上がり時間： $t_r = 0.01\, ext{s}$

各指針によるサンプリング周期の算出：

微分時間に基づく条件では、次のようになります。

$T_s \leq \dfrac{T_D}{20} = \dfrac{0.005}{20} = 0.00025\, ext{s} = 0.25\, ext{ms}$

積分時間に基づく条件では、次の通りです。

$T_s \leq \dfrac{T_I}{50} = \dfrac{0.05}{50} = 0.001\, ext{s} = 1\, ext{ms}$

立ち上がり時間に基づく条件では、次のようになります。

$T_s \leq \dfrac{t_r}{10} = \dfrac{0.01}{10} = 0.001\, ext{s} = 1\, ext{ms}$

むだ時間に基づく条件では、次の通りです。

$T_s \leq 0.2 L = 0.2 imes 0.002 = 0.0004\, ext{s} = 0.4\, ext{ms}$

これらの結果を比較すると、最も厳しい条件は微分時間に基づく $T_s \leq 0.25\, ext{ms}$ です。
したがって、サンプリング周期は0.25 ms（250 μs）以下に設定する必要があります。

ゼロ次ホールドによる遅れは次の通りです。

$au_{ ext{ZOH}} = \dfrac{0.00025}{2} = 0.000125\, ext{s} = 0.125\, ext{ms}$

制御対象のむだ時間2 msに対して、サンプリング由来の遅れは0.125 msであり、約6.3%に相当します。
これは10%以下であるため、制御性能への影響は許容範囲内です。

また、ゲイン交差周波数100 Hzに対するサンプリング周波数の比率を確認します。

$\dfrac{f_s}{\omega_{gc} / (2\pi)} = \dfrac{4000}{100} = 40$

サンプリング周波数がゲイン交差周波数の40倍確保されており、アナログ制御と同等の性能が期待できます。

このように、複数の設計指針から導いた条件のうち最も厳しいものを採用し、さらにゼロ次ホールドの遅れや周波数比で妥当性を検証するのが、サンプリング周期設計の標準的な手順です。

8. まとめ

本記事では、サンプリング周期の基本概念から実務での求め方、制御遅れへの影響までを解説しました。
要点を振り返ります。

サンプリング周期はサンプリング周波数の逆数（ $T_s = 1/f_s$ ）であり、デジタル制御における最も基本的な設計パラメータです。
アナログ信号を正しくデジタル化するにはシャノンの標本化定理（ $f_s \geq 2f_{\max}$ ）を満たす必要がありますが、実務では最高周波数の5〜10倍のサンプリング周波数を採用するのが一般的です。